**Family list**1 family member for:
JP6163584
Derived from 1 application.

1 MANUFACTURE OF THIN-FILM TRANSISTOR Publication info: JP6163584 A - 1994-06-10

Data supplied from the esp@cenet database - Worldwide

### MANUFACTURE OF THIN-FILM TRANSISTOR

Patent number:

JP6163584

**Publication date:** 

1994-06-10

Inventor:

NAKAMURA MAKI; KUSUDA YUKIHISA

Applicant:

NIPPON SHEET GLASS CO LTD

**Classification:** 

- international:

G02F1/136; H01L21/336; G02F1/13; H01L21/02; (IPC1-

7): H01L21/336; G02F1/136; H01L29/784


- european:

Application number: JP19920308362 19921118 Priority number(s): JP19920308362 19921118

## Report a data error here

#### Abstract of JP6163584

PURPOSE:To facilitate manufacturing process and increase in area and to obtain a TFT without any step achieving a large-area and large-capacity display by burying a metal material for achieving electrode contact for the TFT into the surface of an insulation substrate and then making smooth the surface of the insulation substrate. CONSTITUTION:A gel film 11 is applied on a glass substrate 1 and a mold material 13 is pressed against the surface of the gel film 11. The glass substrate 1 is subjected to heat treatment and a recessed part 12 is formed on the surface of the gel film 11. The glass substrate 1 with the gel film 11 on the surface is subjected to heat treatment and a glass body 14 is formed. Then, a metal film 15 which becomes the gate wiring of an TFT array is formed on the glass body 14. The surface of the glass body 14 is polished and the material film 15 is allowed to remain only at the recessed part 12. Then, the surface of the glass body 14 is smoothed along with the surface of the metal film 15, thus reducing the resistance of the metal wiring and solving the problem of gate wire propagation delay generated at the internal parasitic resistance of the metal film. Also, the TFT formation and combination efficiency to the insulation substrate can be improved.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP)

# (12)公開特許公報(A)

(11)特許出願公開番号

# 特開平6-163584

(43)公開日 平成6年(1994)6月10日

(51) Int. C1. <sup>5</sup>

識別記号

FI

H01L 21/336

29/784

G02F 1/136

500

9018-2K

9056-4M

H01L 29/78

311 Y

審査請求 未請求 請求項の数6 (全10頁)

(21)出顯番号

特願平4-308362

(22)出願日

平成 4年(1992)11月18日

(71)出願人 000004008

日本板硝子株式会社

大阪府大阪市中央区道修町3丁目5番11号

(72)発明者 中村 真記

大阪府大阪市中央区道修町3丁目5番11号

日本板硝子株式会社内

(72)発明者 楠田 幸久

大阪府大阪市中央区道修町3丁目5番11号

日本板硝子株式会社内


(74)代理人 弁理士 大野 精市

# (54)【発明の名称】薄膜トランジスタの製造方法

# (57)【要約】

【目的】 製造工程及び大面積化が容易であり、段差の 無い薄膜トランジスタの製造方法を提供する。

【構成】 第1製造方法は、絶縁基板表面にゲル膜を塗布した後に凹部を形成して熱処理することにより絶縁膜を形成し、該凹部を含む絶縁膜表面に金属膜を成膜した後に該表面を研磨して凹部のみに金属膜を残存させるものである。第2製造方法は、金属材料のペースト状物を上記該絶縁膜表面の凹部に流し込んだ後に熱処理することにより、該凹部に金属膜を形成するものである。第4製造方法は、絶縁基板表面にレジストパターンを形成した後にエッチングして凹部を形成し、該凹部に金属膜を形成するものである。第4製造方法は、絶縁基板表面にレジストパターンを形成した後にエッチングして凹部を形成し、該絶縁膜表面の凹部にペースト状物を流し込んだ後に熱処理することにより、該凹部に金属膜を形成するものである。



【特許請求の範囲】

【請求項1】 以下の工程を包含することを特徴とする 薄膜トランジスタの製造方法:

(A) 絶縁基板の表面に、加水分解・縮合により絶縁物 を形成する特性のゲル膜を塗布する工程、(B) 前記ゲ ル膜表面に凹部を形成した後、該ゲル膜を乾燥・熱処理 して前記絶縁基板表面に絶縁膜を形成する工程、(C) 前記凹部を含む絶縁膜表面に金属膜を成膜する工程、

(D) 前記(C) 工程で得られた絶縁膜表面を研磨し て、前記凹部以外の金属膜を除去する工程、(E)前記 10 (D) 工程で得られた絶縁基板上に薄膜トランジスタを 形成する工程。

【請求項2】 以下の工程を包含することを特徴とする 薄膜トランジスタの製造方法:

(A) 絶縁基板の表面に、加水分解・縮合により絶縁物 を形成する特性のゲル膜を塗布する工程、(B)前記ゲ ル膜表面に凹部を形成した後、該ゲル膜を乾燥・熱処理 して前記絶縁基板表面に絶縁膜を形成する工程、(C) 前記(B)工程で得られた絶縁膜表面に金属材料を含有 するペースト状物を塗布し、該ペースト状物をスキージ 20 により前記絶縁膜表面の凹部に流し込む工程、 (D) 前 記(C)工程で得られた絶縁基板を熱処理して、前記凹 部に金属膜を形成する工程、(E)前記(D)工程で得 られた絶縁基板上に薄膜トランジスタを形成する工程。

【請求項3】 以下の工程を包含することを特徴とする 薄膜トランジスタの製造方法:

(A) エッチングすべき絶縁基板の表面にレジストを塗 布する工程、(B)前記レジストをフォトマスクを通し て露光した後、該レジストを現像してエッチングすべき 部分が開口したレジストパターンを形成し、該レジスト 30 パターンをエッチング用マスクとして前記絶縁基板をエ ッチングして、該絶縁基板表面に凹部を形成する工程、

- (C) 少なくとも前記凹部に金属膜を形成する工程、
- (D) 前記レジストを剥離除去する工程、(E) 前記
- (D) 工程で得られた絶縁基板上に薄膜トランジスタを 形成する工程。

【請求項4】 以下の工程を包含することを特徴とする 薄膜トランジスタの製造方法:

(A) エッチングすべき絶縁基板の表面にレジストを塗 布する工程、(B) 前記レジストをフォトマスクを通し 40 て露光した後、該レジストを現像してエッチングすべき 部分が開口したレジストパターンを形成し、該レジスト パターンをエッチング用マスクとして前記絶縁基板をエ ッチングして該絶縁基板表面に凹部を形成し、さらに該 レジストを剥離除去する工程、(C)前記(B)工程で 得られた絶縁基板表面に金属材料を含有するペースト状 物を塗布し、該ペースト状物をスキージにより前記絶縁 基板表面の凹部に流し込む工程、(D)前記(C)工程 で得られた絶縁基板を熱処理して、前記凹部に金属膜を

板上に薄膜トランジスタを形成する工程。

前記(D)工程で得られた金属膜を結晶 【請求項5】 核とし、引き続き、(D')前記凹部を含む絶縁基板表 面に前記結晶核形成時の結晶核形成材料の供給を行うこ・ とにより、前記結晶核をさらに成長させる工程、を付加 させてなる請求項2ないし4のいずれか1項に記載の薄 膜トランジスタの製造方法。

【請求項6】 前記(C)工程ないし(D)工程を複数 回繰り返すことにより、前記金属膜を所定の厚さに形成 する、請求項2または4に記載の薄膜トランジスタの製 造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタアレ イの性能向上に関するものである。

[0002]

【従来の技術】アクティブマトリックス駆動液晶ディス プレイは、表示品位が高いことから液晶ディスプレイの 本流となりつつある。しかしながら、従来の駆動液晶デ ィスプレイにおいては、大面積かつ大容量の表示を行う ためにさまざまな問題があった。

【0003】図9に、従来の液晶ディスプレイに使用さ れる薄膜トランジスタ(TFT)の断面構造を示す。同 図において、1はガラス基板、62はゲート電極、63 はゲート絶縁膜、64は画素電極そして65は非晶質シ リコン層である。また、68は前記画素電極64に接続 されるドレイン電極であり、66は非晶質シリコン65 とドレイン電極68とのオーミック接触を取るためのn 型非晶質シリコン層である。さらに、69は外部から画 像信号を送り込むソース電極であり、n型非晶質シリコ ン層67を介して非晶質シリコン層65に接続される。 また、ソース電極69は電極70に接続される。この電 極70は、各画素のTFTへ画像信号を給電する配線で ある。

【0004】図10にTFTアレイの平面図を示す。同 図において、71はゲート選択線である。前記ゲート選 択線71は、図9のゲート電極62と電気的に接続され ており、該ゲート電極62とゲート選択線71は同一材 料からなる金属薄膜で形成されている。なお、72はT FTを示している。

【0005】また、図10のTFTアレイを動作させる には、ゲート選択線71に選択電圧を印加し、この印加 により一本のゲート選択線71に接続された全てのTF T72がオン状態となる。このタイミングで電極70に 画像信号電圧を印加すると、電圧が画素電極64に書き 込まれる。次のタイミングにて隣接するゲート選択線7 1に選択電圧が印加されると、同様に画像信号電圧がT FTに接続された画素電極64に書き込まれる。これら を繰り返すことにより、TFTアレイの上に形成された 形成する工程、(E)前記(D)工程で得られた絶縁基 50 液晶の配向を制御して画像の表示ができる。

[0006]

【発明が解決しようとする課題】しかしながら、液晶デ ィスプレイの表示容量が大きくなるにつれてさまざまな 問題が発生してきた。これらの問題は以下に要約され る。

【0007】(1)すなわち、表示容量が大きくなると、 必然的に一画素に割り当てられる面積が小さくなる。こ れに対し、TFT72、ゲート選択線71、画素給電線 の占める面積は余り小さくできないことから、開口率 (全体の面積に占める表示可能な面積の割合)が小さく 10 なる。従って、照明光の利用効率が減少し、表示画像が 暗くなってしまう。

【0008】(2)また、開口率向上のためゲート選択 線71の幅を狭くすると、ゲート選択線71の抵抗値が 上昇し、寄生容量との関係からゲート選択線71の応答 速度が低下してしまう。従って、TFT72のゲートに かかる電圧が不十分となり、画像信号の画素電極書き込 みが不十分となる。この現象は、大面積大容量表示で特 に問題となる。この問題を解決するための方法として、 配線薄膜の膜厚を厚くすることが考えられる。しかしな 20 がら、膜厚を厚くすると図9に示すゲート電極62の膜 厚が厚くなり段差が大きくなってしまう。このため、段 差部で短絡を誘発しTFTの製造工程上問題となる。

【0009】ところで、従来のTFTアレイにおいて、 ゲート電極62としてTa金属材料を用いた場合、その 膜厚は通常 $0.3 \mu m$ 、幅 $10 \mu m$ 程度である。また、 Ta自体の電気抵抗率は $12\mu\Omega/cm$ 、すなわち0.  $4\Omega/\Box$ であるから、配線抵抗は $40\Omega/mm$ 程度であ

【0010】従来の一辺30cm程度の大型液晶ディス 30 プレイにおいて、基板終端までの抵抗値は12kΩ程度 である。この抵抗値で1000pFの寄生容量を駆動す ることを考えた場合、RC時定数は12μsである。従 って、RC時定数のみで立ち上がり、立ち下がりを含め て24μsを必要とする。一方、テレビジョン方式から 1 ライン当たり 3 0 μ s 以下で書き込みを終了させねば ならない。画像データの完全な書き込みには、少なくと もRC時定数の2~3倍以上の時間、即ち75μs程度 の時間が必要である。従って、ゲート電極62の給電点 の近傍では十分なデータ書き込みが可能であっても、ゲ 40 ート電極62の終端近傍においてはデータ書き込みが不 十分となり、この結果、画像品質を低下させていた。

【0011】本発明は、かかる従来の問題点を解決する ためになされたものであって、製造工程及び大面積化が 容易であり、大面積大容量表示が可能でしかも段差の無 いTFTの製造方法を提供することを目的とする。

[0012]

【課題を解決するための手段】すなわち本発明の第1の 製造方法は、絶縁基板表面に、加水分解・縮合により絶

に凹部を形成し、前記絶縁基板を乾燥・熱処理して絶縁 基板上に絶縁膜を形成し、続いて絶縁膜表面に金属膜を 成膜した後、絶縁基板表面を研磨して前記凹部のみに金 属膜を残存させるとともに絶縁基板表面を平滑化し、さ らに絶縁基板上にTFTを形成することにより達成され る。

【0013】また、本発明の第2の製造方法は、絶象基 板表面に、加水分解・縮合により絶縁物を形成する特性 のゲル膜を塗布した後、このゲル膜に凹部を形成し、前 記絶縁基板を乾燥・熱処理して絶縁基板上に絶縁膜を形 成し、続いて絶縁膜表面に金属材料を含有するペースト 状物を塗布した後、このペースト状物をスキージにより 絶縁膜表面の凹部に流し込み、そして絶縁基板を熱処理 して凹部に金属配線となる金属膜を形成し、さらに絶縁 基板上にTFTを形成することにより達成される。

【0014】また、本発明の第3の製造方法は、絶縁基 板表面に塗布したレジストをフォトマスクを通して露光 した後に、該レジストを現像してエッチングすべき部分 が開口したレジストパターンを形成し、それをエッチン グ用マスクとしてエッチングすることにより絶縁基板表 面に凹部を形成し、続いて少なくとも前記凹部に金属膜 を形成した後、レジスト膜を剥離除去し、さらに絶縁基 板上にTFTを形成することにより達成される。前記金 属膜の形成方法としては、無電解めっき法を用いて前記 凹部のみに形成する方法や、スパッタ法、蒸着法あるい はCVD法等を用いて前記凹部を含むレジスト表面に形 成する方法等を採用することができる。

【0015】また、本発明の第4の製造方法は、絶縁基 板表面に塗布したレジストをフォトマスクを通して露光 し、該レジストを現像してエッチングすべき部分が開口 したレジストパターンを形成した後にレジスト膜を剥離 除去し、それをエッチング用マスクとしてエッチングす ることにより絶縁基板表面に凹部を形成し、続いて絶縁 基板表面に金属材料を含有するペースト状物を塗布した 後、このペースト状物をスキージにより絶縁基板表面の 凹部に流し込み、絶縁基板を熱処理して凹部に金属配線 となる金属膜を形成した後、さらに絶縁基板上にTFT を形成することにより達成される。

【0016】図1は、本発明のTFTの断面構造を示す 図である。また、図2は本発明の金属配線となる金属膜 が埋設された絶縁基板の斜視概略図である。図2におい て、TFTゲート電極として機能する箇所2aは太幅に 構成されており、またゲート配線として機能する箇所 2 bは開口率向上のため細幅に構成されている。

【0017】図1において、1は絶縁基板の一例として のガラス基板であって、2は該ガラス基板1内に埋設さ れて表面部分が該ガラス基板1と面一に形成された金属 配線である。前記ガラス基板1としては、ソーダライム ガラス、石英ガラス、ほう珪酸ガラス等を用いることが 緑物を形成する特性のゲル膜を塗布した後、このゲル膜 50 できる。また、金属配線2としては、Ta、Al、Cr

またはCu等の金属材料を用いることができる。

【0018】金属配線2として、例えばTaを幅10 μ mで、かつ、ガラス基板1の表面から10μm深さに矩 形に埋設した場合の配線抵抗は、Ta自体の電気抵抗率 が $12\mu\Omega$ cmであることから、約 $1.2\Omega$ /mmとな る。従来の方法では、Taの配線抵抗は40Ω/mmで あるから、本発明のガラス基板1面内への金属配線2の 埋設により、配線抵抗を従来構造に比較して約1/30 に低減することができる。また、前記金属配線2の線幅 を細幅とすれば表面積が増加するため、開口率をさらに 10 向上させることが可能である。

【0019】ガラス基板1表面のTFT10の構造は、 図9に示す従来のTFT72の構造とほぼ同様である。 すなわち、ガラス基板1上にゲート絶縁膜3が形成さ れ、該ゲート絶縁膜3上の一部に画素電極4及び非晶質 シリコン層 5 が形成され、該非晶質シリコン層 5 上には 該非晶質シリコン層 5 とドレイン電極 8 とのオーミック 接触を取るための n 型非晶質シリコン層 6 が形成されて いる。また、9は外部から画素信号を送り込むソース電 極であり、n型非晶質シリコン層7を介して非晶質シリ 20 コン層5に接続されている。

【0020】次に、本発明の製造方法について述べる。 まず、第1の製造方法について図3を参照しながら説明 する。図3は、本発明の第1の製造方法による工程を示 す一部断面図である。

【0021】ガラス基板1上にゲル膜11を塗布してお き(図3a)、このゲル膜11表面に型材13を押し当 てる(同図b)。そして、前記ガラス基板1を例えば3 0~80℃で15~30分程度、予備的に熱処理を行 い、ゲル膜11表面に凹部12を形成する。前記ゲル膜 30 11としては、例えばアルコキシル基を含有する有機金 属化合物を含む原料溶液を加水分解、縮合によりゲル化 させたものを用いることができる。また、前記型材13 の形状は、前記ゲル膜11に所望の凹部を形成できる型 であれば形状や材質等は特に限定されず、例えばニッケ ルやポリカーボネート樹脂等により形成されたもの等を 用いることができる。

【0022】また、前記ゲル膜11表面に凹部12を形 成するに際し、前記型材13における型深さを、前記ゲ ル膜11の厚みに比較して同一深さとするか、あるいは 40 それよりも浅くすることが望ましい。

【0023】続いて、前記工程により凹部12が形成さ れたゲル膜11を表面に有するガラス基板1を熱処理 し、該ガラス基板1上にガラス体14を形成させる。前 記ゲル膜11について300~400℃で0.5~24 時間程度の熱処理がなされ、ガラス体14を得る(同図 c) 。

【0024】この後、前記ガラス体14上にTFTアレ イのゲート配線となる金属膜15を成膜する(同図 d)。成膜法として、めっき法、スパッタ法、蒸着法ま 50 なり減少した状態となる(同図e)。このため、金属膜

たはCVD法等を用いることができる。また、成膜され る金属膜15は前述のTa、AI、CrまたはCu等の 金属材料が用いられるが、金属膜15は最終的に形成さ れる厚みが大きいので、高速で成膜できる方法を採用す ることが望ましい。

【0025】次に、前記ガラス体14表面を研磨し、該 ガラス体14上の凹部12のみに金属膜15を残存さ せ、他の部分に形成された金属膜15を除去する。そし て、該ガラス体14表面を金属膜15の表面と共に平滑 化する(同図e)。そしてこの後、金属配線となる金属 膜15を形成したガラス体14上にTFTを従来周知の 方法により形成させる。

【0026】次に、第2の製造方法について図4を参照 しながら説明する。図4は、本発明の第2の製造方法に よる工程を示す一部断面図である。

【0027】前記第1の製造方法の場合と同様に、まず ガラス基板1上にゲル膜16を塗布し(図4a)、この ゲル膜16表面に型材18を押し当てる(同図b)。そ して、前記ガラス基板1を予備的に熱処理し、ゲル膜1 6表面に凹部17を形成する。続いて、前記型材18を 抜脱し、前記ガラス基板1を熱処理して、該ガラス基板 1上にガラス体19を形成させる(同図c)。

【0028】この後、前記ガラス体19上に金属材料を 含有するペースト状物21を塗布する。前記ペースト状 物21を形成する金属材料は、特に限定されず、例えば 前述のTa、Al、CrまたはCu等を用いることがで きる。前記金属材料をペースト状物21中に安定的に均 一な分散状態に保つための結着材 (バインダー) は、例 えばポリエステル樹脂、エポキシ樹脂、フェノール樹 脂、オレフィン、ゴム、アクリル樹脂、ウレタン樹脂ま たはこれらの2種以上の組成物等が挙げられる。溶剤に ついても特に限定されず、使用する樹脂を溶解するもの であれば良く、例えば炭化水素系溶媒またはハロゲン化 炭化水素系溶媒(好ましくは沸点が50~200℃のも の、例えばトルエン、シクロヘキサン、酢酸エステル、 キシレン等)が挙げられる。

【0029】前記各成分を適宜の比率で混合分散し、金 属材料を結着材の官能基と反応させてペースト状物21 を作成する。なお、前記ペースト状物21の粘性は、4 0~120ポアズ程度が好適である。

【0030】前記ガラス体19上に塗布されたペースト 状物21を、スキージ22を用いて凹部17に流し込 み、該ガラス体19上の他の部分に塗布されたペースト 状物21を全て除去する(同図d)。この後、前記ガラ ス基板1を熱処理して、凹部17上にTFTアレイのゲ ート配線となる金属膜20を形成する。

【0031】なお、前記熱処理により、前記ペースト状 物21中の金属材料以外の成分が蒸発し、残存した金属 材料の体積は熱処理前のペースト状物21の体積よりか

**フ** 

20の表面がガラス体19の表面とほぼ同じ高さになる まで(同図f)、前記凹部17へのペースト状物21の 流し込み工程ないし熱処理工程を数回繰り返すことが好 ましい。

【0032】また、前述の工程に代えて、前記凹部17 に形成された金属膜20を結晶核とし、無電解めっき法 等の高速成膜法により凹部17に金属膜20を形成する こともできる。

【0033】そしてこの後、金属配線となる前記金属膜 20を形成したガラス体19上にTFTを従来周知の方 10 法により形成させる。

【0034】次に、図5、図6及び図7を参照しながら 第3の製造方法について述べる。図5、図6及び図7 は、それぞれ本発明の第3の製造方法による工程を示す 一部断面図である。

【0035】まず、ガラス基板1上にレジストを塗布す る。前記レジストは、感光性樹脂であれば組成は特に限 定されず、ネガ型 (感光した部分が溶解しにくくなる) でもポジ型(感光した部分が溶解し易くなる)でも構わ ない。

【0036】続いて、所定のフォトマスクを通して前記 レジストを露光した後、そのレジスト層を現像すること により、エッチングすべき部分が開口したレジストパタ ーン23を得る(図5a、図6a及び図7a)。そし て、このレジストパターン23をエッチング用マスクと してガラス基板1をエッチングする。このエッチングに より、ガラス基板1上に凹部24を形成する(図5b、 図6b及び図7b)。

【0037】さらに、前記ガラス基板1の凹部24上に 金属膜25を形成する。ここで、金属膜25の形成方法 30 として、無電解めっき法を用いた場合には、金属膜25 が凹部24のみに形成され(図6c)、電解めっき法、 スパッタ法、蒸着法またはCVD法等を用いた場合に は、金属膜25が凹部24及びレジストパターン23上 に形成される(図5c及び図7c)。そして、前記レジ ストパターン23を剥離除去することにより、凹部24 のみに金属膜25を残存させる(図5d、図6d及び図 7 d).

【0038】この後、前記凹部24に形成された金属膜 25を結晶核とし、引き続き無電解めっき法等の高速成 40 膜法により凹部24に金属膜25を形成させる(図5 e)。さらにこの工程の後、必要に応じて前記ガラス基 板1表面を研磨し、このガラス基板1表面と金属膜25 表面を平滑化させる。そしてこの後、金属配線となる前 記金属膜25を形成したガラス基板1上にTFTを従来 周知の方法により形成させる。

【0039】さらに、図8を参照しながら第4の製造方 法について述べる。図8は、本発明の第4の製造方法に よる工程を示す一部断面図である。

ラス基板 1 上にレジストを塗布する。続いて、所定のフ オトマスクを通してレジストを露光した後、そのレジス トを現像することにより、エッチングすべき部分が開口 したレジストパターン26を得る(図8a)。そして、 このレジストパターン26をエッチング用マスクとして ガラス基板1をエッチングする。エッチングにより、ガ ラス基板1上に凹部27を形成した後(同図b)、前記 レジストパターン26を剥離除去する(同図c)。

【0041】この後、前記ガラス基板1上に金属材料を 含有するペースト状物28を塗布する。前記ペースト状 物28は、上述した第2の製造方法で用いた材料を用い ることができる。そして、前記ガラス基板1上に塗布さ れたペースト状物28を、スキージ29を用いて凹部2 7に流し込み、このガラス基板1上の他の部分に塗布さ れたペースト状物28を全て除去する(同図d)。

【0042】この後、前記ガラス基板1を熱処理して、 このガラス基板1上にTFTアレイのゲート配線となる 金属膜30を形成する(同図e)。第2の製造方法と同 様に、ペースト状物28は熱処理により体積収縮するの で、金属膜30表面がガラス基板1表面とほぼ同じ高さ になるまで(同図f)、前記凹部27へのペースト状物 28の流し込み工程ないし焼成工程を数回繰り返すこと が好ましい。

【0043】また、前述の工程に代えて、前記凹部27 に形成された金属膜30を結晶核とし、無電解めっき法 等の高速成膜法により凹部27に金属膜30を形成する こともできる。

【0044】さらに、このガラス基板1表面と金属膜2 5表面を必要に応じて平滑化させる。そしてこの後、金 属配線となる前記金属膜25を形成したガラス基板1上 にTFTを従来周知の方法により形成させる。

[0045]

【作用】本発明は、TFTに電極接触を取るための金属 膜が絶縁基板表面に埋設されているので、金属配線の断 面積を大きく取ることができる。従って、金属配線の抵 抗値を大きく低減することができ、金属膜の内部寄生抵 抗により発生するゲート線伝搬遅延の問題を解決でき る。また、絶縁基板表面が平滑となるよう調整したの で、絶縁基板へのTFT形成及び結合効率が向上する。 【0046】さらに、金属配線の抵抗値を一定として幅 を変化させた金属配線を形成させることもでき、開口率 の向上に寄与できる。

## [0047]

#### 【実施例】

(実施例1)まず、ガラス基板1の表面にゾルーゲル法 により形成したゲル膜11を塗布しておき(図3a)、 ポリカーボネート樹脂及びニッケルよりなるスタンパー 13をゲル膜11の表面に押し当てた(同図b)。そし て、この状態でガラス基板1を60℃で30分間熱処理 【0040】まず、前述した第3の製造方法と同様にガ 50 し、ゲル膜11表面に凹部12を形成した。この後、ス

•i •

10

タンパー13を抜脱し、続いて前記ガラス基板1を35 0℃で15分間熱処理して、ガラス基板1上にガラス体 14を形成させた(同図c)。

【0048】次に、前記ガラス体14上にスパッタ法を 用いて $Cr膜15を1.5\mu m$ 厚さに成膜した(同図 d)。さらに、前記Ta膜5の成膜されたガラス体14 表面を研磨し、前記ガラス体14上の凹部12以外のC r 膜 1 5 を全て除去した(同図 e)。なお、研磨後のガ ラス体14表面は十分に平滑性を有していた。そして、 前記ガラス体14上にTFTを形成し、前記Ta膜15 10 をゲート配線及びゲート電極として機能させた。

(実施例2)まず、ガラス基板1の表面にゾルーゲル法 により形成したゲル膜16を塗布しておき(図4a)、 スタンパー18をゲル膜16の表面に押し当てた(同図 b)。この状態でガラス基板 1 を 6 0 ℃で 3 0 分間熱処 理し、該ゲル膜16表面に凹部17を形成した。この 後、スタンパー18を抜脱し、続いて前記ガラス基板1 を 1 5 0 ℃ で 3 0 分間熱処理して、ガラス基板 1 上にガ ラス体19を形成させた(同図c)。

【0049】次に、前記ガラス体19上にTaを含むペ 20 ースト状物21を塗布し、スキージ22により凹部17 に流し込んだ(同図d)。

【0050】そして、前記ガラス基板1を150℃で3 0分間熱処理した。この熱処理の結果、ペースト状物2 1中の体積は熱処理前の約1/2になっていた(同図 e)。このため、前記ガラス基板1の凹部17にペース ト状物21を塗布してスキージ22により凹部17に流 し込み、前記ガラス基板1を熱処理する工程を4回繰り 返し、ガラス体19表面とTa膜20表面を平滑化させ た(同図f)。そして、前記ガラス体19上にTFTを 30 形成し、前記Ta膜20をゲート配線及びゲート電極と して機能させた。

(実施例3)まず、ガラス基板1の表面にネガ型フォト レジスト (商品名: OMR-85、東京応化工業製)を 塗布し乾燥させた。この後、露光機を用いて露光を行 い、ガラス基板1上にレジストパターン23を形成した (図5a)。そして、このレジストパターン23をエッ チング用マスクとしてガラス基板1をエッチングし、凹 部24を形成した(同図b)。

【0051】次に、前記ガラス基板1のレジストパター 40 ン23上及び凹部24にスパッタ法を用いてNi膜25 レジストパターン23及びNi膜25を剥離除去してガ ラス基板1上の凹部24のみにNi膜25を残存させた (同図d)。

【0052】この後、前記ガラス基板1を無電解めっき 法を用いてガラス基板1の凹部24にNi膜25を結晶 成長させた(同図e)。さらに、前記ガラス基板1表面 を研磨して該ガラス基板1表面とNi膜25表面を平滑 化させた。そして、前記ガラス基板1上にTFTを形成 50 板1の凹部27にペースト状物28を塗布して、スキー

し、前記Ta膜25をゲート配線及びゲート電極として 機能させた。

(実施例4)まず、ガラス基板1の表面にネガ型フォト レジスト (商品名: ОМR-85、東京応化工業製)を 塗布し乾燥させた。この後、露光機を用いて露光を行 い、ガラス基板1上にレジストパターン23を形成した (図6a)。そして、このレジストパターン23をエッ チング用マスクとしてガラス基板1をエッチングし、凹 部24を形成した(同図b)。

【0053】次に、前記ガラス基板1の凹部24に無電 解めっき法を用いてNi膜25を成膜した(同図c)。 そして、前記レジストパターン23を剥離除去した(同 図d)。

【0054】この後、前記ガラス基板1表面を研磨して 該ガラス基板1表面とNi膜25表面を平滑化させた。 そして、前記ガラス基板1上にTFTを形成し、前記N i 膜25をゲート配線及びゲート電極として機能させ た。

(実施例5)まず、ガラス基板1の表面にネガ型フォト レジスト (商品名: ОМR-85、東京応化工業製) を 塗布し乾燥させた。この後、露光機を用いて露光を行 い、ガラス基板1上にレジストパターン23を形成した (図7a)。そして、このレジストパターン23をエッ チング用マスクとしてガラス基板1をエッチングし、凹 部24を形成した(同図b)。

【0055】次に、前記ガラス基板1の電解めっき法を 用いてNi膜25を凹部24及びレジストパターン23 上に成膜した(同図c)。そして、前記レジストパター ン23を剥離除去した(同図d)。

【0056】この後、前記ガラス基板1表面を研磨して 該ガラス基板1表面とNi膜25表面を平滑化させた。 そして、前記ガラス基板1上にTFTを形成し、前記N i 膜25をゲート配線及びゲート電極として機能させ た。

(実施例6)まず、ガラス基板1の表面にネガ型フォト レジスト(商品名: OMR-85、東京応化工業製)を 塗布し乾燥させた。この後、露光機を用いて露光を行 い、ガラス基板1上にレジストパターン26を形成した (図8 a)。そして、このレジストパターン26をエッ チング用マスクとしてガラス基板1をエッチングし、凹 部27を形成した(同図b)。そして、前記レジストパ ターン26を剥離除去した(同図c)。

【0057】次に、前記ガラス基板1上にTaを含むペ ースト状物28を塗布し、スキージ29により凹部27 に流し込んだ(同図d)。

【0058】そして、前記ガラス基板1を200℃で3 0分間熱処理した。前記熱処理の結果、残存した金属膜 30の体積が熱処理前のペースト状物28の体積の約1 /2になっていた(同図e)。このため、前記ガラス基

11

ジ29により凹部27に流し込み、前記ガラス基板1を 熱処理する工程を4回繰り返し、ガラス基板1表面とT a膜30表面を平滑化させた(同図f)。そして、前記 ガラス基板1上にTFTを形成し、前記Ta膜30をゲ ート配線及びゲート電極として機能させた。

### [0059]

【発明の効果】以上説明したように、本発明にTFTと 電極接触を取るための金属膜が絶縁基板表面に埋設され ているため、ゲート配線の抵抗を大きく低減することが でき、大容量、大面積のディスプレイに適用した場合も 10 ゲート配線の伝搬遅延を低減し、画質劣化を防止でき る。また、縦横比の大きなゲート配線を形成することに よりゲート配線幅を狭くすることができ、開口率を大き く取ることが可能である。

### 【図面の簡単な説明】

【図1】本発明のTFTの断面構造図

【図2】本発明のゲート配線の形成されたガラス基板の 斜視構造図

【図3】本発明の第1の実施例を示す概略工程図

【図4】本発明の第2の実施例を示す概略工程図

12

【図5】本発明の第3の実施例を示す概略工程図

【図6】本発明の第4の実施例を示す概略工程図

【図7】本発明の第5の実施例を示す概略工程図

【図8】本発明の第6の実施例を示す概略工程図


【図9】従来のTFTの断面構造図


【図10】従来のTFTアレイの平面図 【符号の説明】


i		カラス基板
2		金属配線
2 a		太幅部
2 b		細幅部
11,	1 6	ゲル膜
12,	17,24,27	凹部
13.	1 8	スタンパー
14,	1 9	ガラス体
21,	2 8	ペースト状物
22,	2 9	スキージ
		A

15, 20, 25, 30 金属膜

【図1】









【図2】


[図9]




7




\_



Ç4



[図8]



7

【手続補正書】

【提出日】平成4年11月26日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0032

【補正方法】変更

【補正内容】

【0032】また、前述の工程に代えて、前記凹部17に形成された金属膜20を結晶核とし、電解めっき法等の高速成膜法により凹部17に金属膜20を形成することもできる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0038

【補正方法】変更

【補正内容】

【0038】この後、前記凹部24に形成された金属膜25を結晶核とし、引き続き電解めっき法等の高速成膜法により凹部24に金属膜25を形成させる(図5e)。さらにこの工程の後、必要に応じて前記ガラス基板1表面を研磨し、このガラス基板1表面と金属膜25表面を平滑化させる。そしてこの後、金属配線となる前記金属膜25を形成したガラス基板1上にTFTを従来周知の方法により形成させる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0043

【補正方法】変更

【補正内容】

【0043】また、前述の工程に代えて、前記凹部27に形成された金属膜30を結晶核とし、電解めっき法等の高速成膜法により凹部27に金属膜30を形成することもできる。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0047

【補正方法】変更

【補正内容】

[0047]

【実施例】

(実施例1)まず、ガラス基板1の表面にゾルーゲル法により形成したゲル膜11を塗布しておき(図3a)、ポリカーボネート樹脂よりなるスタンパー13をゲル膜11の表面に押し当てた(同図b)。そして、この状態でガラス基板1を60℃で30分間熱処理し、ゲル膜11表面に凹部12を形成した。この後、スタンパー13を抜脱し、続いて前記ガラス基板1を350℃で15分間熱処理して、ガラス基板1上にガラス体14を形成させた(同図c)。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0048

【補正方法】変更

【補正内容】

【0048】次に、前記ガラス体14上にスパッタ法を 用いて $Cr膜15を1.5\mu$ m厚さに成膜した(同図 d)。さらに、前記Cr膜15の成膜されたガラス体1 4表面を研磨し、前記ガラス体14上の凹部12以外の Cr膜15を全て除去した(同図e)。なお、研磨後の ガラス体14表面は十分に平滑性を有していた。そし て、前記ガラス体14上にTFTを形成し、前記Cr膜 15をゲート配線及びゲート電極として機能させた。 (実施例2)まず、ガラス基板1の表面にゾルーゲル法 により形成したゲル膜16を塗布しておき(図4a)、 スタンパー18をゲル膜16の表面に押し当てた(同図 b)。この状態でガラス基板 1 を 6 0 ℃で 3 0 分間熱処 理し、該ゲル膜16表面に凹部17を形成した。この 後、スタンパー18を抜脱し、続いて前記ガラス基板1 を 3 5 0 ℃ で 3 0 分間熱処理して、ガラス基板 1 上にガ ラス体19を形成させた(同図c)。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0052

【補正方法】変更

【補正内容】

【0052】この後、電解めっき法を用いてガラス基板1の凹部24上Ni膜25を結晶成長させた(同図e)。さらに、前記ガラス基板1表面を研磨して該ガラス基板1表面とNi膜25表面を平滑化させた。そして、前記ガラス基板1上にTFTを形成し、前記Ni膜25をゲート配線及びゲート電極として機能させた。(実施例4)まず、ガラス基板1の表面にネガ型フォトレジスト(商品名:OMR-85、東京応化工業製)を塗布し乾燥させた。この後、露光機を用いて露光を行い、ガラス基板1上にレジストパターン23を形成した(図6a)。そして、このレジストパターン23をエッ

チング用マスクとしてガラス基板1をエッチングし、凹

【手続補正7】

【補正対象書類名】明細書

部24を形成した(同図り)。

【補正対象項目名】0055

【補正方法】変更

【補正内容】

【0055】次に、スパッタ法を用いてNi膜25をガラス基板1の凹部24及びレジストパターン23上に成膜した(同図c)。そして、前記レジストパターン23を剥離除去した(同図d)。